verilog语言编写八选一数据选择器

verilog语言编写八选一数据选择器LT八选一选择器实验目的编写一个八选一的选择器，并在verilog软件上进行仿真。代码源代码（1）用数据流描述的八选一多路选择器模块，采用了逻辑方程module