基于CPLD的多功能数字时钟实现

基于CPLD的多功能数字时钟实现 　【摘 要】基于CPLD的数字时钟，采用原理图方式设计，使用自上而下的思想和模块化思想设计时钟系统，形成一个结构明晰的带有防机械按键抖动的多功能数字时钟。在ALT

CPLD 基于的多功能数字时钟实现 CPLD 【摘要】基于的数字时钟，采用原理图方式 设计，使用自上而下的思想和模块化思想设计时钟系统，形 成一个结构明晰的带有防机械按键抖动的多功能数字时钟。 ALTERAQuartusII9.0 在公司的开发平台上编译与仿真，得 CPLDEPM240T100C5 到正确结果，并在系列芯片芯片中下 载实现成功，效果良好计时精准。详细介绍该数字时钟系统 通过原理图方式实现的全过程，重点介绍动态刷新、防机械 按键抖动模块的功能实现。加强了对数字逻辑器件的熟悉， 能全方位锻炼学生能力。 【关键词】数字钟；防抖；动原理图；动态刷新 1 整体设计方案 本系统采用最原始的原理图设计方案，采用原理图设计 能最大限度的了解内部电路结构，了解其中的原理构造，清 晰易懂，而且在一定程度上很好的强化与锻炼了“数字逻辑” 知识。在一般的简易时钟基础上有了比较明显的改进。如图 1CPLD 所示，是该时钟的整体实现框图，实验板采用芯片 EPM240 ，它是一个中规模的实验板，有很高的集成性，完 全可以完成这个系统的需求。 50MHz 该时钟的晶振源由实验板自带的晶振源提供，