一位全减器的VHDL设计

一位全减器的VHDL设计 理工学院03电信（2）班 黄金凤 实验目的熟悉Max+PlusII和GW48EDA开发系统的使用；掌握一位半减器的VHDL设计；掌握一位半减器构