毕业设计（论文）-verilog语言随机存储器的应用探讨与实践

摘要Verilog是一种用于数字逻辑电路设计的语言。它既是一种行为描述语言，也是 一种结构描述语言。也就是说，既可以用电路的功能描述也可用元器件和它们之间的 连接来建立所设计电路的verilog模型。