可预置串行序列信号发生器设计与实现

可预置串行序列信号发生器设计与实现实验目的 进一步了解时序电路描述方法 二．重点和难点 VHDL 语言中时序设计基础 VHDL 语言中同步时序设计 三．设备器材