1用VHDL设计的一位二进制全加器的示例程序

1用VHDL设计的一位二进制全加器的示例程序library ieee; use ieee.std_logic_1164.all; entity adder is port(a, b,ci : in b