实验三 组合电路设计

实验三 组合电路设计一、实验目的1．用VHDL语言的结构描述来实现电路；2．熟悉大型项目中总体电路的模块化；二、实验原理用结构法描述电路。首先设计二选一多路选择器，然后利用元件例化语句设计双二选一