计组-加法器实验报告

半加器、全加器、串行进位加法器以及超前进位加法器实验原理一位半加器A和B异或产生和Sum，与产生进位C一位全加器将一位半加器集成封装为halfadder元件，使用两个半加器构成一位的全加器3.4位串行