verilog实验四分频器

Verilog HDL实验报告Verilog 实验报告题 目： 分频器系部名称：通信工程专业名称：通信工程班 级：班内序号：学生姓名 ：时间：2010.12.12一、实验要求：设计一个将1