实现数字时钟设计的Verilog代码

下面给出实现数字时钟设计的Verilog 代码 module top(inc_hour,sub_hour,inc_min,sub_min,rst,clk,sel,q); input inc_hou