fpga数字系统设计

1.什么是模块模块式 veriolg hdl 的基本描述语言，用语描述某个设计的功能结构及其与其他模块通信的外部接口2.基本结构Module 模块名（端口列表）端口定义Input 输入输出端口 out