图形和Verilog混合输入的电路设计

实验六 图形和Verilog HDL语言混合输入的电路设计实验目的学习在QUARTUSII软件中模块符号文件的生成与调用。掌握模块符号与模块符号之间的连线规则与方法。掌握从设计文件到模块符号的创建