verilog hdl数字设计与综合(第二版) 第九章课后习题答案

1．使用assign和deassign语句，设计一个带异步clear (q = 0)和preset (q = 1)端口的由上升沿触发的D触发器。答：代码如下：module my_dff(q,d,clo