verilog语言编写8位全加器

位全加器一、 实验目的用 verilog 语言编写一个 8 位全加器，并在 modelsim 软件上进行仿真。二、代码1、源代码：module add8(sum,cout,in1,in2,cin);i