EDA实验一 1位全加器和四位全加器的设计

实验一 1位全加器和四位全加器的设计一、实验目的1、掌握Quartus Ⅱ 6.0软件使用流程。 2、初步掌握VHDL的编程方法。3、掌握图形层次设计方法； 4、掌握全加器原理，能进行多位加法器的设