锁相技术论文

低抖动时钟锁相环设计摘要：采用SM IC 0. 13 Lm CMOS 工艺，设计实现了一个基于自偏置技术的低抖动时钟锁相环。锁相环核心功耗约为8. 4～16. 8 mW， 可稳定输出的频率范围为25M