大学毕业论文基于FPGA的数字钟设计

大学毕业论文基于FPGA的数字钟设计（VHDL语言实现）摘要本设计为一个多功能的数字钟，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数；具有校对功能以及整点报时功能。本设计采用EDA技术，