基于VHDL语言实现数字时钟的设计

基于VHDL语言实现数字时钟的设计[摘要]:随着人类的不断进步，现代电子设计技术已进入一个全新的阶段，传统的电子设计方法、工具和器件在更大的程度上被EDA所取代。数字时钟是一个将“时”、“分”、“秒”