(完整版)Verilog教程(第三版)夏闻宇第三部分练习题答案

1． 设计一个字节（ 8 位）的比较器，要求：比较两个字节的大小，如 a［ 7：0］大于 b［ 7：0］，则输出高电平，否则输出低电平；并改写测试模型，使其能进行比较全面的测试。模块源代码： 测试模