项目教学法在VHDL语言与数字电路设计课中的应用论文

工程教学法在VHDL语言与数字电路设计课中的应用论文 　　工程教学法是一种切合职业教育特点，采用工程式组织形式实施课程教学的方法。工程教学法把理论与实践教学有机地结合起来，鼓励学生通过实践活动获得知识

工程教学法在VHDL语言与数字电路设计课中的应用论文 工程教学法是一种切合职业教育特点，采用工程式组织形式实 施课程教学的方法。工程教学法把理论与实践教学有机地结合起 来，鼓励学生通过实践活动获得知识，激发学生的学习动机，开掘 学生的创造潜能，因而得到很多高等职业院校教师和学生的青睐， 逐步成为高等职业教育教学改革的开展方向。本文主要介绍工程教 学法在VHDL语言与数字电路设计课中的应用。 当前，随着生产力的开展和技术的提高，用人单位对高素质技 能人才的要求也越来越高。然而，在实际教学过程中，高职学生普 遍都存在文化根底差，学习自觉性不够或不会寻找较好的学习方 法，上课注意力不够集中易开小差，学习被动，尤其对理工科课程 的逻辑推理很难适应和承受。另一方面，高职院校的教师自身面临 理论与实际结合不够严密，教学和科研水平不高等方面的缺陷，因 此，如何改良教学方法，提高教学质量，提高学生的职业技能，是 我们处在教学第一线的老师所必须面对的问题。 VHDL语言与数字电路设计课程是一门理论性和实践性很强的课 程，既要求学生有扎实的数字电路功底，又要求有较强的高级程序 语言能力，还必须有一定的芯片设计的知识。在传统的教学方法 中，一般先介绍VHDL语言与数字电路设计的根底理论，然后进展实 践教学。这种教学方法，由于学生缺少对真实职业情境的体验以及 必要的经历根底而无法提起兴趣。因此高职生在学习这些课程时普 通反映比拟“难懂”，而担任该课程的老师也反映“难教”。如果 在VHDL语言与数字电路设计课程引入工程教学法，从完成职业任务 的需要出发，以提高学生职业技能为目标，通过“先做后学”， “在做中学”，这样可以大大激发学生的学习动机，从而大大提高