基于verilog的数字秒表的设计实现

《HDL语言应用与设计》实验报告基于Verilog HDL数字秒表的设计 班级： 信科13-01班 姓名： 张谊坤 学号： 08133367