高可靠性嵌入式仿真测试平台的硬件逻辑设计的中期报告

高可靠性嵌入式仿真测试平台的硬件逻辑设计的中期报告本次中期报告旨在介绍高可靠性嵌入式仿真测试平台硬件逻辑设计的进展情况，包括处理器核心的选择、外设的设计、以及模块之间的连接方式等方面。1. 处理器核心