FPGA器件管脚说明

FPGA器件管脚说明用户I/O：不用解释了。配置管脚：MSEL[1：0] 用于选择配置模式，比如AS、PS等.DATA0 FPGA串行数据输入,连接到配置器件的串行数据输出管脚.DCLK F

FPGA器件管脚说明 FPGA 器件管脚说明 用户I/O：不用解释了。 配置管脚： MSEL[1：0]用于选择配置模式，比如AS、PS等. DATA0FPGA串行数据输入,连接到配置器件的串行数据输出管脚. DCLKFPGA串行时钟输出，为配置器件提供串行时钟. nCSO（I/O）FPGA片选信号输出，连接到配置器件的nCS管脚. ASDO（I/O）FPGA串行数据输出，连接到配置器件的ASDI管脚。 nCEO下载链期间使能输出。在一条下载链中,当第一个器件配置完成后，此信号将使能 下一个器件开始进行配置。下载链上最后一个器件的nCEO悬空. nCE下载链器件使能输入，连接到上一个器件的nCEO,下载链的最后一个器件nCE 接地。 nCNFIG用户模式配置起始信号。 nSTATUS配置状态信号。 CONF_DONE配置结束信号。 电源管脚： VCCINT内核电压。130nm为1。5V，90nm为1.2V. VCCIO端口电压。一般为3。3V,还可以支持多种电压，5V、1。8V、1.5V。 VREF参考电压。 GND信号地。 时钟管脚: VCC_PLLPLL管脚电压，直接连VCCIO。 VCCA_PLLPLL模拟电压，截止通过滤波器接到VCCINT上。 GNDA_PLLPLL模拟地。 GNDD_PLLPLL数字地. CLK[n］PLL时钟输入。 PLL[n］_OUTPLL时钟输出. 特殊管脚： VCCPD用于寻则驱动。 VCCSEL用于控制配置管脚和PLL相关的输入缓冲电压。 PROSEL上电复位选项。 NIOPULLUP用于控制配置时所使用的用户I/O的内部上拉电阻是否工作。 TEMPDIODEN用于关联温度敏感二极管. ＊***＊*＊＊*＊＊**＊***＊＊＊＊＊**＊**＊＊*＊＊*＊＊*＊*＊＊*＊＊**＊＊＊＊*＊＊＊**＊＊*＊ ＊*＊＊*＊＊＊*＊＊****＊＊******＊* 1/1、I/O,ASDO 在AS模式下是专用输出脚，在PS和JTAG模式下可以当I/O脚来用.在AS模式下,这个脚是CII向串行配置 芯片发送控制信号的脚。也是用来从配置芯片中读配置数据的脚.在AS模式下,ASDO有一个内部的上拉电阻， 一直有效，配置完成后，该脚就变成三态输入脚。ASDO脚直接接到配置芯片的ASDI脚（第5脚）. 2/2、I/O,nCSO 在AS模式下是专用输出脚，在PS和JTAG模式下可以当I/O脚来用。在AS模式下，这个脚是CII用来给