数字设计实验报告

数字设计实验报告一，实验目的熟悉FPGA开发平台；熟悉数字系统设计方法及流程；掌握用HDL语言设计实现数字时钟。二、 实验内容用HDL语言描述同步时序电路，设计一个包括时、分、秒的数字时钟；在7段数码

数字设计实验报告 一，实验目的 1. 熟悉开发平台； FPGA 2. 熟悉数字系统设计方法及流程； 3. 掌握用语言设计实现数字时钟。 HDL 二、实验内容 1. 用语言描述同步时序电路，设计一个包括时、分、秒的数字时钟； HDL 2. 在段数码管或显示时间； 7 3. 通过按键调整数字时钟的时间。 4. 通过开关设置，时分，和分秒； 5. 通过开关和灯实现闹钟。 LED 三、实验原理与设计 实验主要要有以下几个模块： 时钟分频模块： clk_div ⑴ 可以输入不同的频率，得到不同的分频频率。 (2) 按键抖消模块： button_dea| 本模块用于当有按键按下时，采用软件消抖的办法去除按键抖动。模块的实现方 法是 先判断是否有按键按下，如有按键按下则延时一段时间，待抖动过去之后再 读行线状 态，如果仍有低电平行线，则确定有按键按下，然后产生一个有按键按 下的信号。虽