FPGA实验报告8__模8可逆计数器

Lab 8 模8可逆计数译码器 集成1101班 实验目的熟悉用Quartus编译Verilog语言的方法。掌握用Verilog HDL 语言描述模8可逆计数器和3