fpga设计实例四位加法器(含vhdl源程序)

EDA FPGA 四位加法器设计说明：程序使用原件例化语句编写。半加器程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY bjq ISPORT(A,B