实验二四位加法计数器设计

- 实验二设计含异步清零和同步时钟使能的加法计数器 - - - (1) 实验目的：熟悉QUARTUSⅡ的Verilog H