数电课程设计-100MHz等精度频率计设计(基于Verilog-HDL)

数电课设报告100MHz等精度频率计设计（基于Verilog HDL）一、设计要求：提供一个 幅值为10mV ~ 1 V，频率为 1 ~ 100MHz的正弦信号，需测试以下指标：频率： 测频范围 1