FPGA四位加法器实验报告

题目：含异步清0和同步使能的4位加法计数器一. 实验目的.学习时序电路的设计、仿真和硬件测试，进一步熟悉VHDL技术。实验原理. 如图是一含计数使能、异步复位和计数值并行预置功能4位加法计数器，