实验四FPGA时序逻辑设计

实验四 FPGA 时序逻辑设计学习目标 1、 了解可编程数字系统设计的流程 2、 掌握 Quartus II 软件的使用方法 3、 掌握原理图输入方式设计时序逻辑电路的方法和流程必做实验实验内容： 设