第6章VHDL设计应用实例

- 6.1 8位加法器的设计 - 1．设计思路 加法器是数字系统中的基本逻辑器件，减法器和硬件乘法器都可由加法器来构成。多位加法器的构成有两种方式