曼彻斯特编码的verilog实现

module bianma(din,rst,clk16x,clk96,start,tx,sr,state,clk_en,man);input rst,clk16x,start;input[7:0] d