下面程序是位十进制计数器的VHDL描述

下面程序是1位十进制计数器的VHDL描述，试补充完整。 2. 下面是一个多路选择器的VHDL描述，充完整。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE

1VHDL2.VHDL ，。，。 下面程序是位十进制计数器的描述试补充完整下面是一个多路选择器的描述充完整 LIBRARYIEEE; USEIEEE..ALL; STD_LOGIC_1164 USEIEEE.STD_LOGIC_UNSIGNED.ALL; ENTITYCNT10IS PORT(CLK:INSTD_LOGIC; Q:OUTSTD_LOGIC_VECTOR(3DOWNTO 0)); ENDCNT10; ARCHITECTUREbhvOFIS CNT10 SIGNALQ1:STD_LOGIC_VECTOR(3DOWNTO0); BEGIN PROCESS(CLK) BEGIN IFTHEN-- CLK'EVENTANDCLK='1' 边 沿检测 IFQ1>10THEN Q1<=(OTHERS=>'0');-- 置 零 ELSE Q1<=Q1+1;--1 加 ENDIF; ENDIF; ENDPROCESS; Q<=Q1; ENDbhv; LIBRARYIEEE; USEIEEE.STD_LOGIC_1164.ALL; ENTITYbmuxIS PORT(sel:STD_LOGIC; IN A,B:INSTD_LOGIC_VECTOR(7 DOWNTO0); Y: OUT STD_LOGIC_VECTOR(DOWNTO0)); 7 ENDbmux; ARCHITECTUREbhvOFbmuxIS BEGIN y<=Awhensel='1' ELSE ; B ENDbhv; 、VHDL 三程序改错 ， 仔细阅读下列程序回答问题 LIBRARYIEEE;--1 USEIEEE.STD_LOGIC_1164.ALL;--2 ENTITYLED7SEGIS--3 PORT(A:INSTD_LOGIC_VECTOR(3DOWNTO0);--4 CLK:INSTD_LOGIC;--5 LED7S:OUTSTD_LOGIC_VECTOR(6DOWNTO0));--6 ENDLED7SEG;--7 ARCHITECTUREoneOFLED7SEGIS--8 SIGNALTMP:STD_LOGIC;--9 BEGIN--10 SYNC:PROCESS(CLK,A)--11