Verilog语言规则

- 第9章 Verilog语言规则 - 9.1 文字规则——整数和实常数 - Verilog 语言中常数可以是整数、实数和字符串：整数可以