用verilog写的正弦波发生器资料.doc

module sin(clk,rst_n,clock_1,addr_div_1,sin_data);input clk;input rst_n;output[9:0] sin_data;output[