Verilog实现的4位串行进位加法器

Verilog实现的4位串行进位加法器（例化了四个一位的全加器）经过modelsim验证正确可用，在DC下综合成功//文件名：add_4.v//模块名：add_4//包含文件 add_full.v//