VHDL四路抢答器的设计

VHDL四路抢答器的设计设计要求：，(此处假设4个)分别用4个按钮S0～ S3表示。“开始复位”开关S，该开关由主持人控制（当主持人按下该开关后以前的状态复位并且开始计时抢答）。3．抢答器具有锁存与显