数字系统设计与Verilog HDL实验报告(二)

《数字系统设计与 Verilog HDL 》实验报告（二）班级：自动 1003 班姓名： **学号： ********实验二、四位并串转换电路一、 实验目的1、了解及掌握时序电路的基本结构常用数字电路