verilog语言编写8位全加器

由一位全加器构成8位全加器电科6012202023  裴佳文一、 实验目的用verilog语言编写由1位全加器构成8位全加器，自行编写testbench代码并在modelsim软件上进行仿真。 二、代