分频器实验报告

洛阳理工学院试验汇报系部 计算机与信息工程系班级05学号B09050508姓名 王卫云课程名称PLD原理与应用试验日期11.12试验名称分频器的设计成绩试验目的：1、学习运用VHDL完毕分频器的设

洛阳理工学院试验汇报 系部 计算机与信息工 班级 05 学号 B09050508 姓名 王卫云 程系 课程名称 PLD 原理与应用 试验日期 11.12 试验名称 分频器的设计 成绩 试验目的： 1、学习运用VHDL完毕分频器的设计 2、在QUARTUSⅡ开发环境下用VHDL文本语言编译仿真出任意偶次，奇次，半整数分 频器。 试验条件： QUARTUS 装有Ⅱ软件的电脑 试验内容与环节： 一、试验内容： VHDL 学习文本输入设计流程，包括设计、输入、综合、适配、仿真测试和编程下 QUARTUSVHDL 载，并且在Ⅱ开发环境下用文本语言编译仿真出任意偶次，奇次，半整 数分频器观测并记录其仿真波形。 二、试验环节： 奇数分频器的编译与仿真： 1：建立工作苦文献夹和编译设计文献。 WindowsEDA 新建一种文献夹。首先运用资源管理器，在默认的工作库 （1） workcnt10。 （）中新建一种文献夹命名 QUARTUSFile-NewDesign 输入源程序。打开Ⅱ，选择命令。在新建窗口中的 （2） FileVHDLFileVHDL 栏选择编译文献的语言类型即选项。然后再文本编译窗 口输入奇数分频器的程序： libraryieee; useieee.std_logic_1164.all; useieee.std_logic_unsigned.all; entitycnt10is port(clk:instd_logic;k_or,k1,k2:outstd_logic); end;