充分利用ip以及拓扑规划提高pcb设计效率

充分利用IP以及拓扑规划提高PCB设计效率 本文探讨的重点是PCB设计人员利用IP，并进一步采用拓扑规划和布线工具来支持IP，快速完成整个PCB设计。从图1可以看出，设计工程师的职责是通过布局少量

充分利用IP以及拓扑规划提高PCB设计效率 本文探讨的重点是PCB设计人员利用IP，并进一步采用拓扑规划和布线工具来支持IP，快速完成整个 PCB设计。从图1可以看出，设计工程师的职责是通过布局少量必要元件、并在这些元件之间规划关键互 连路径来获取IP。一旦获取到了IP，就可将这些IP信息提供给PCB设计人员，由他们完成剩余的设计。 图1：设计工程师获取IP，PCB设计人员进一步采用拓扑规划和布线工具支持IP，快速完成整个PCB 设计。 现在无需再通过设计工程师和PCB设计人员之间的交互和反复过程来获取正确的设计意图，设计工程 师已经获取这些信息，并且结果相当精确，这对PCB设计人员来说帮助很大。在很多设计中，设计工程师 和PCB设计人员要进行交互式布局和布线，这会消耗双方许多宝贵的时间。从以往的经历来看交互操作是 必要的，但很耗时间，且效率低下。设计工程师提供的最初规划可能只是一个手工绘图，没有适当比例的 元件、总线宽度或引脚输出提示。 随着PCB设计人员参与到设计中来，虽然采用拓扑规划技术的工程师可以获取某些元件的布局和互连， 不过，这个设计可能还需要布局其它元件、获取其它IO及总线结构和所有互连才能完成。 PCB设计人员需要采用拓扑规划，并与经过布局的和尚未布局的元件进行交互，这样做可以形成最佳的 布局和交互规划，从而提高PCB设计效率。 随着关键区域和高密区域布局完成及拓扑规划被获取，布局可能先于最终拓扑规划完成。因此，一些 拓扑路径可能必须与现有布局一起工作。虽然它们的优先级较低，但仍需要进行连接。因而一部分规划围 绕布局后的元件产生了。此外，这一级规划可能需要更多细节来为其它__提供必要的优先级。 详细的拓扑规划图2所示的就是元件完成布局后的详细规划。这条总线共有17位，它们有__得相当 好的__流。 图2：这些总线的网络线是采用更高优先级的拓扑规划和布局的结果。 为了规划这条总线，PCB设计人员需要考虑现有的一些障碍、各层设计规则和其它重要约束条件。在了 解了这些条件后，他们为这条总线规划出了如图3所示的拓扑路径。 图3：规划好的总线。 在图3中，细节“1”对“红色”顶层的元件管脚做了规划，用于从元件引脚引出，并连接到细节“2” 处的拓扑路径。这部分用的未封装区域，并且仅把第一层确定为可布线层。从设计角度看这样做似乎是很 显而易见的，而且布线算法将使用顶层连接到红色的拓扑路径。不过，在对这根特殊总线自动布线前一些