常见面试笔试题verilog程序库

加减法module addsub ( input [7:0] dataa, input [7:0] datab, input ad