数字系统设计与Verilog HDL实验报告(四)

《数字系统设计与Verilog HDL》实验报告（四）班级：自动1003班姓名： 刘洋学号： 06101103实验四、状态机实现串并转换实验目的了解及掌握状态机的基本构成用法；通过ModelSim软