实验六Verilog设计分频器计数器电路

实验六Verilog设计分频器/计数器电路实验目的进一步掌握最基本时序电路的实现方法；学习分频器/计数器时序电路程序的编写方法；进一步学习同步和异步时序电路程序的编写方法。实验内容1、用Verilog