基于verilog数字钟设计报告

课程设计目标 熟悉并掌握verilog 硬件描述语言 熟悉quartus 软件开发环境 学会设计大中规模的数字电路,并领会其中的设计思想二、课程设计实现的功能设计一个数码管实时显示时、分、秒的