booth乘法器

Booth乘法器verilog代码（3：2）压缩将每个模块的代码建一个.V文件，然后选中测试文件进行仿真。本程序可仿真成功。Booth编码规则例子测试文件module tb_booth_mul();