五人多数表决器vhdl

五人多数表决器VHDL五人多数表决器的VHDL设计 1 设计要求 (1)五人多数表决逻辑:多数通过; (2 )在主持人控制下，10秒内表决有效; (3)设主持人控制键，复位键: 控制键:启动表决; 复