数字逻辑异或门实验报告

一、实验名称：异或门设计思想：输入为A和B，若A和B相等，则输出为0，若不同则为1用途：逻辑输入和输出原理图：真值表：VHDL：波形图：