verilog全加器实验报告

verilog全加器实验报告　　西安邮电學院　　基于Verilog的HDL设计基础　　实验报告　　学院名称：　　学生姓名：专业名称：　　班级：学　　时　　通信与信息工程学院通信工程号：