基于verilog语言的50MHz分频1Hz

module cp_1s(input wire clr, //清零端，用于将25位的计数器清零input wire clk, //时钟脉冲输入，clk为50MHz的时钟脉冲output reg